zHBM! Samsung veröffentlicht neue 3D-Speicher-Roadmap und strebt Führungsposition im Bereich KI-Technologie an

Samsung Electronics bewirbt intensiv die Verbesserungen seiner fortschrittlichsten Speicherhardware hinsichtlich Leistung und Energieeffizienz, um im Wettbewerb SK hynix und Micron Technology zu überholen.

Am 4. August Ortszeit kündigte Samsung Electronics auf dem FMS-Jahrestreffen der Speicherindustrie offiziell die beiden Konzeptprodukte zHBM und zNAND-O sowie die branchenweit erste V10 BV-NAND mit mehr als 400 gestapelten Schichten unter Einsatz von Wafer Bonding Technologie an.

Dabei wird zHBM direkt als High-Bandwidth Memory vertikal auf dem AI-Beschleunigerchip gestapelt, wobei die Leistung voraussichtlich etwa das Achtfache der nächsten Generation, HBM5, erreicht.

Die Ankündigung dieser Technologien erfolgt zu einem Zeitpunkt intensiven Wettbewerbs in der Speicherbranche. Wallstreet Nachrichten erwähnen, dass SK hynix gemeinsam mit SanDisk auf der Konferenz den weltweit ersten Standard für High-Bandwidth-Flash (HBF) veröffentlicht hat.

Die HBF-Technologie positioniert sich als neue Speicherstufe zwischen High-Bandwidth Memory (HBM) und Solid State Drive (SSD) und zielt darauf ab, sowohl das Bandbreitenengpass- als auch das Kapazitätserweiterungsproblem bei AI-Inferenzszenarien zu lösen.

zHBM ist die technologisch visionärste Entwicklung, die im Rahmen dieser Präsentation das meiste Interesse im Markt geweckt hat.

Im aktuellen Design werden HBM-Speicherstapel und AI-Chips nebeneinander über einen Silizium-Interposer in einem einzigen Gehäuse integriert, was in der Branche üblicherweise als 2.5D-Verpackung bezeichnet wird. Unternehmen wie AMD und Nvidia nutzen dieses Modell für High-End-AI-Anwendungen.

Samsungs zHBM bricht mit diesem Paradigma und stapelt HBM direkt vertikal auf dem AI-Beschleunigerchip.

Samsung betont, dass durch deutlich verkürzte Datenübertragungswege zwischen AI-Prozessor und Speicher zHBM eine höhere Bandbreite und bessere Energieeffizienz bieten kann, um den Anforderungen von großangelegtem AI-Training und Inferenz an ultraschnelle Datenverarbeitung gerecht zu werden.

Den von Samsung veröffentlichten Spezifikationen zufolge kann die Speicherdichte von zHBM durch die nächste Generation von Wafer Bonding Technologie mehr als das Zehnfache von HBM5 erreichen, mit einer dreifachen Steigerung der Energieeffizienz und über 50% reduzierter Wärmebeständigkeit.

Diese Technologie unterstützt auch maßgeschneiderte IP-Integration mit der Möglichkeit, im Zwischenlayer zwischen Speicher und AI-Beschleuniger kundenspezifische Designs einzubauen, um die Speicherkapazität weiter auszubauen und die Leistung der Beschleuniger zu erhöhen.

Samsung setzt die Produktionszeit für diese Technologie auf etwa das Jahr 2029, hat bisher aber keinen klaren Zeitplan für die Massenproduktion von HBM5 oder zHBM veröffentlicht.

Gleichzeitig gab Samsung bekannt, bereits im Februar die Serienproduktion von HBM4 auf Basis der 1c DRAM-Technologie und 4nm Wafer gestartet zu haben und im Mai die ersten HBM4E-Muster an globale Kunden ausgeliefert zu haben.

Samsung hat zeitgleich zNAND-O vorgestellt, eine nächste Generation Hochleistungs-NAND-Lösung auf Basis der V-NAND-Technologie, deren für die Serienproduktion für 2028 angestrebt wird und sowohl in einer vier- als auch achtlagigen Version verfügbar sein soll.

Technologisch ähnelt zNAND-O dem zuvor von SK hynix und SanDisk entwickelten High-Bandwidth-Flash (HBF) Konzept und verwendet ebenfalls TSV und UCIe-Schnittstellen.

Laut Samsung-Offiziellen unterscheiden sich die Anwendungsmöglichkeiten jedoch grundlegend:

HBF wurde primär für den Serverbereich konzipiert, um die Speicherhierarchie neben dem AI-Beschleuniger zu ergänzen, während zNAND-O darauf ausgelegt ist, große Modelle auf Endgeräten zu speichern und dies durch die Interaktion mit der NPU zu ermöglichen.

Samsung erläutert, dass zNAND-O mit hoher Raum-Effizienz, verbesserter I/O-Leistung und niedriger Latenz speziell für die Unterstützung von Echtzeit- und datenintensiven AI-Anwendungen in Edge-AI-Umgebungen optimiert wurde.

Samsung hat weiterhin die V10 BV-NAND vorgestellt, das erste 3D-NAND-Produkt seines Unternehmens mit Wafer-Bonding (Bonding V-NAND) Architektur.

13 Jahre nach der Einführung der ersten V-NAND-Technologie auf dem Flash Memory Summit 2013 feiert dieses Meilenstein-Update sein Debüt.

V10 BV-NAND weist mehr als 400 gestapelte Schichten auf und nutzt Wafer Bonding Technologie, um Speicherzellen vertikal anzuordnen und die Speicherdichte im Vergleich zur Vorgängergeneration V9 um etwa 58% zu erhöhen.

Daneben übertrifft das Produkt die vorherigen Generationen bei Lese-, Schreib- und I/O-Leistung und richtet sich an die Bereitstellung leistungsfähiger, speicherintensiver NAND-Lösungen für zukünftige AI-Systeme und Anwendungen.

Neben diesen bahnbrechenden Konzeptprodukten präsentierte Samsung auf der Messe auch systematisch sein bestehendes Portfolio und die Roadmap für AI-Speicher und -Speicherlösungen, darunter die Produktlinien HBM4E, HBM5, LPDDR5X-PIM sowie PM1763.

Unter anderem ist LPDDR5X-PIM das weltweit erste LPDDR-Speicherprodukt mit integrierter Processing-in-Memory (PIM) Technologie, das die Ausführung von Datenverarbeitung direkt im Speicher ermöglicht und zugleich die Effizienz des Datenzugriffs und den Stromverbrauch verbessert.

Im Enterprise Storage Bereich zeigte Samsung die Lösungen PM1763 und BM1773, die für die wachsenden Speicheranforderungen von AI-Rechenzentren entwickelt wurden.

Als weltweit einziges integriertes Device Manufacturer (IDM), das in den Bereichen Speicher, Waferfertigung und fortschrittliche Verpackung marktführend ist, positioniert Samsung diese Produkte als komplette End-to-End AI-Infrastrukturlösung mit dem Ziel, Kunden dabei zu unterstützen, Entwicklungszyklen zu verkürzen und die Markteinführung differenzierter AI-Halbleiterprodukte zu beschleunigen.