إنتل تكشف عن الجيل القادم من معالجات الخوادم Diamond Rapids وتراهن على عصر AI Agent

استعرضت Intel رسميًا في مؤتمر Hot Chips 2026 معالج الخوادم من الجيل القادم Diamond Rapids، والذي يبرز بتوفيره حتى 256 نواة P ومعمارية Fan-out Fabric الجديدة كنقاط بيع رئيسية، واضعًا المنتج في موقع البنية التحتية المؤسسية لوكلاء الذكاء الاصطناعي، في مواجهة مباشرة مع اشتداد المنافسة من AMD وArm.

سيتم تصنيع Diamond Rapids باستخدام تقنية Intel 18A-P، داعمًا عرض نطاق ذاكرة يصل حتى 1.6 تيرابايت/ثانية، و128 قناة PCIe Gen 6، وCXL 3.0، ما يمثل زيادة في عدد الأنوية بنسبة تفوق 50% عن الجيل السابق Xeon 6. وقد ألمح الرئيس التنفيذي لشركة Intel، لي وو تشن، مؤخرًا إلى أنه، نظرًا لازدياد متطلبات أحمال عمل وكلاء الذكاء الاصطناعي على وحدات المعالجة المركزية، فقد تتسارع خارطة الطريق للمنتجات القادمة.

يتزامن هذا الظهور مع تسارع تطور مشهد سوق وحدات المعالجة المركزية لمراكز البيانات. تقدم AMD مع سلسلة EPYC Venice أيضًا معالجات Zen 6 بـ256 نواة، بينما تدفع Nvidia باتجاه خطة وحدات معالجة مركزية مزدوجة المسار لـx86 وArm، ما يضع مكانة Intel الريادية في سوق الخوادم تحت ضغوط متزايدة من عدة جهات.

أبرز التغييرات التقنية في Diamond Rapids تكمن في اعتماد Intel ما تسميه "أول وحدة معالجة مركزية تستخدم معمارية Fan-out Fabric". تقسم هذه المعمارية وظائف الشريحة إلى أربعة وحدات أساسية: وحدات بناء الحوسبة القابلة للتوسعة (Scalable Compute Building Blocks)، مركز Fabric مركزي للذاكرة وI/O، Fabric ذاكرة موحَّدة، وFabric I/O مرن.

من الناحية الفيزيائية، يتكون المعالج بالكامل من 22 شريحة منفصلة، تشمل 16 شريحة أنوية صغيرة مصنَّعة بتقنية Intel 18A-P، و2 مركز Fabric مصنع بتقنية Intel 3، و4 بلاطات أساسية مصنَّعة بتقنية Intel 3-T، جميعها متصلة عبر تقنية Foveros Direct 3D للربط الهجين وواجهة UCIe-S النحاسية. هذا المفهوم التصميمي يشابه إلى حد كبير خطة AMD EPYC Venice التي تعتمد رقائق أنوية متعددة تحيط برقاقة I/O كبيرة.

على عكس Granite Rapids من الجيل السابق، يتم نقل وحدة التحكم في الذاكرة في Diamond Rapids من رقاقة الأنوية الصغيرة إلى مركز Fabric مخصص، ما يمنح مرونة أكبر في التوسعة. تحتوي كل وحدة بناء على 16 نواة مدمجة مع 3D Xbar تربط الأنوية بذاكرة LLC الموجودة على البلاطة الأساسية. يشارك المعالج بالكامل ذاكرة LLC بحجم 1.28 جيجابايت، حيث توفر كل بلاطة أساسية 320 ميجابايت.

فيما يخص عدد الأنوية، Diamond Rapids يقدم تكوينًا أعلاه 256 نواة P بمعمارية Panther Cove-X، يتكون من 4 مجموعات بناء كل مجموعة تحتوي على 4 شرائح أنوية صغيرة، أي ضعف الحد الأقصى لـ Xeon 6 بـ128 نواة، ومساواة مع الحد الأقصى لـ AMD EPYC Venice بـ256 نواة.

على صعيد نظام الذاكرة، يدعم Diamond Rapids تصميمًا من 16 قناة، مع MRDIMMs يصل معدل النقل إلى 12800 MT/s، بينما تدعم DDR5 القياسية حتى 8000 MT/s، لتصل الذروة إلى 1.6 تيرابايت/ثانية في عرض النطاق. وللتوسعة، يقدّم الشريحة 128 قناة PCIe Gen 6 ويدعم CXL 3.0، لتلبية احتياجات التخزين والشبكات الكثيفة. كما أدخلت الشريحة مجموعة تعليمات موسعة للأداء المتقدم (APX) وتحسينات على Advanced Matrix Extensions (AMX) لتسريع الاستدلال الحسابي والمصفوفات في الذكاء الاصطناعي.

ومن الجدير بالذكر أن Diamond Rapids لا يدعم تقنية Hyper-Threading (SMT)، حيث ستتم إعادة تقديم هذه التقنية مع الجيل اللاحق Coral Rapids. على مستوى المنصة، اعتمدت الشريحة تغليف LGA 9324 وقيمة TDP تصل حتى 650 واط.

على مستوى التخطيط المستقبلي، الوجهة التالية بعد Intel Diamond Rapids ستكون Coral Rapids، والمتوقع إطلاقها منتصف 2028، حيث ستُعيد دعم SMT وتنتقل إلى منصة ذاكرة بـ8 قنوات. وأشار لي وو تشن مؤخرًا إلى احتمالية تقديم جدول المنتج نظرًا للاحتياج السريع للمعالجات العامة في أحمال الذكاء الاصطناعي. ومن اللافت للنظر أن Intel كانت قد خططت مسبقًا لإصدار Diamond Rapids بنسخة 8 قنوات لكنها أُلغيت لاحقًا للتركيز على نسخة الـ16 قناة.

على صعيد العلاقات التنافسية والشراكات، تتعاون Intel مع Nvidia لتطوير SKU مخصص بمعيار NVLink لواجهة الاتصال، وهو الآن قيد التطوير وسيتم تسليمه لـ Nvidia. وهذه الخطوة تعني إدماج معمارية Xeon من Intel مباشرة في سياسة Nvidia لتنويع وحدات المعالجة المركزية، وفي نفس الوقت تدخل Intel في تنافس مباشر مع Nvidia Vera وAMD Venice في سوق معالجات مراكز البيانات.

تعتمد رهانات Intel على أن عصر الذكاء الاصطناعي سيعيد تعزيز الأهمية الاستراتيجية للمعالجات العامة في بنية الذكاء الاصطناعي التحتية، ما يفتح آفاقًا أوسع لسلسلة Xeon. مدى تحقق هذه الرؤية سيعتمد إلى حد كبير على جدول الإنتاج للـ Diamond Rapids وأداء التسليم الفعلي.