A escassez de produtos está pressionando a Nvidia: o chip Rubin Ultra pode ter sua configuração de HBM reduzida, e a crise do DRAM prevista para 2027 ainda não acabou.

Autor: TrendForce

Tradução: TechFlow

Introdução TechFlow: O fornecimento de memória continua apertado, alterando a lógica de design dos chips de IA. A NVIDIA está avaliando, a partir do terceiro trimestre de 2026, reduzir a configuração de HBM nos chips da próxima geração Rubin Ultra, expandindo do plano original de 12 camadas de HBM4e para incluir múltiplas alternativas, como 8 camadas de HBM4e, 12 camadas de HBM4 e 8 camadas de HBM4. Não se trata de uma escolha tecnológica, mas sim de uma concessão forçada pela cadeia de suprimentos — a escassez de DRAM deve persistir até 2027, enquanto o cronograma de produção em massa do HBM4e permanece incerto, levando fabricantes de chips de IA a balancear entre desempenho e volume de entregas.

Segundo a pesquisa mais recente da TrendForce sobre o setor de memória, a situação de oferta restrita de DRAM deverá durar até 2027 e o cronograma de validação do HBM4e pelos fornecedores de memória ainda é incerto. Esses fatores estão levando os fabricantes de chips de IA a reduzir a configuração de HBM para seus próximos produtos.

A partir do terceiro trimestre de 2026, a NVIDIA ampliou a avaliação das configurações de HBM para os chips Rubin Ultra, passando do design inicial com 12 camadas de HBM4e para alternativas como 8 camadas de HBM4e, 12 camadas de HBM4 e 8 camadas de HBM4. As especificações finais ainda não foram definidas. Além da NVIDIA, diversos provedores de serviços em nuvem também estão considerando reduzir a capacidade de HBM para seus chips de IA ASIC de próxima geração.

A TrendForce destaca que a atual escassez de memória já causou múltiplos ajustes nas especificações de memória dos chips de IA. Por exemplo, provedores de serviços em nuvem e OEMs de servidores reduziram a capacidade de RDIMM nas configurações de servidores durante a primeira metade de 2026. Recentemente, após identificar restrições na oferta de LPDDR5X que podem durar até 2027, a NVIDIA decidiu cortar pela metade a capacidade do módulo SOCAMM dos superchips Vera Rubin da próxima geração.

Entre 2025 e a primeira metade de 2026, a NVIDIA utilizava as 12 camadas de HBM4e como design padrão para o Rubin Ultra. Mas a partir do início do terceiro trimestre de 2026, a empresa começou a avaliar alternativas com especificações inferiores. Essa mudança é impulsionada por duas limitações de oferta: primeiro, a escassez global de DRAM prevista para 2027 limita a capacidade de wafer que os fornecedores podem dedicar à produção de HBM; segundo, o cronograma de validação e rampeamento de produção das 12 camadas de HBM4e ainda é incerto.

A TrendForce aponta que o objetivo principal da NVIDIA para esta geração Rubin Ultra é elevar a velocidade de I/O, enquanto aumentar o volume de GPU enviado é uma prioridade secundaria. Caso a NVIDIA decida cortar as especificações de HBM, espera-se que isto seja feito reduzindo o número de camadas de DRAM empilhadas.

No final das contas, se o HBM4e conseguirá ser validado e entrar em produção em massa conforme planejado determinará se a velocidade de I/O do Rubin Ultra conseguirá subir dos 8-11,7 Gbps da geração anterior Rubin para 14-16 Gbps, ou se ficará limitada a 11-12 Gbps com otimizações de design em HBM4.

Simultaneamente, na mesma geração, o número de camadas de DRAM define o equilíbrio entre a capacidade de HBM por GPU e o número de GPUs que podem ser entregues.

Na avaliação da TrendForce, a configuração final também dependerá das decisões de alocação de wafer pelos fornecedores de memória. Sob a perspectiva de oferta e demanda, o volume de bits HBM entregue em 2027 deve crescer entre 50-60% em relação ao ano anterior, mas ainda será insuficiente para acompanhar o crescimento da demanda.

A TrendForce estima que, sob essas condições restritas, os fornecedores de HBM manterão poder de precificação ao longo de todo o ano de 2027, e o setor já espera aumentos significativos nos preços do HBM. Dessa forma, os fabricantes de chips de IA enfrentarão o desafio duplo de oferta limitada de HBM e aumento do custo de aquisição, aumentando a motivação para adotar configurações de HBM com menor capacidade.