Intels nächste Server-Chip-Generation Diamond Rapids vorgestellt, setzt auf das Zeitalter der AI Agents

Intel hat auf der Hot Chips 2026 offiziell den nächsten Server-Prozessor Diamond Rapids präsentiert, der mit bis zu 256 P-Kernen und der neuen Fan-out Fabric-Architektur als zentrale Verkaufsargumente beworben wird. Das Produkt positioniert sich als Unternehmenslösung für AI Agent-Infrastrukturen und stellt sich damit dem zunehmend intensiven Wettbewerb mit AMD und Arm.

Diamond Rapids wird im Intel 18A-P-Prozess gefertigt und unterstützt bis zu 1,6 TB/s Speicherbandbreite, 128 PCIe Gen 6-Lanes sowie CXL 3.0, was im Vergleich zur vorherigen Xeon 6-Serie eine Steigerung der Kernanzahl um mehr als 50 % bedeutet. Intel-CEO Pat Gelsinger hat kürzlich angedeutet, dass die Produkt-Roadmap aufgrund des steigenden CPU-Bedarfs für AI Agent-Arbeitslasten möglicherweise beschleunigt werden könnte.

Der Auftritt kommt zu einem Zeitpunkt, an dem sich die Marktstruktur für Datenzentrum-CPUs rasant verändert. AMD bietet mit der EPYC Venice-Serie ebenfalls einen 256-Kern-"Zen 6"-Prozessor. Nvidia verfolgt eine duale CPU-Strategie für x86 und Arm, während Intel im Servermarkt unter massivem Druck von mehreren Seiten steht.

Die auffälligste technologische Neuerung von Diamond Rapids ist die Einführung der von Intel als "erster CPU mit Fan-out Fabric Architektur" bezeichneten Plattform. Die Architektur zerlegt die Prozessorfunktionen in vier Module: Scalable Compute Building Blocks, zentralisiertes I/O- und Speicher-Fabric Hub, einheitliches Speicher-Fabric sowie flexibles I/O-Fabric.

Physisch besteht der Chip aus insgesamt 22 separaten Dies, darunter 16 Core Chiplets mit Intel 18A-P-Prozess, 2 Fabric Hubs mit Intel 3-Prozess und 4 Base Tiles mit Intel 3-T-Prozess. Die Verbindung erfolgt über Foveros Direct 3D-Hybridklebung und UCIe-S Kupferverbindungen. Dieses Design ähnelt stark dem EPYC Venice-Ansatz von AMD, bei dem mehrere CPU-Chiplets um einen großen I/O-Die gruppiert sind.

Im Unterschied zu Granite Rapids trennt Diamond Rapids die Speichercontroller von den Compute-Chiplets und integriert sie eigenständig ins Fabric Hub. Dadurch wird eine flexiblere Skalierbarkeit ermöglicht. Jeder Compute Building Block enthält 16 Kerne und besitzt eine integrierte 3D-Xbar, die die Kerne mit dem Last-Level-Cache (LLC) auf den Base Tiles verbindet. Der gesamte Chip teilt sich einen LLC von 1,28 GB, wobei jedes Base Tile 320 MB bereitstellt.

Die maximale Konfiguration von Diamond Rapids umfasst 256 P-Kerne der Panther Cove-X-Architektur, die aus vier Compute Building Blocks mit jeweils vier Core Chiplets zusammengesetzt werden. Dies verdoppelt die Kernanzahl gegenüber Xeon 6 (maximal 128 Kerne) und entspricht der Obergrenze von AMD EPYC Venice mit 256 Kernen.

Im Speicherbereich unterstützt Diamond Rapids ein 16-Kanal-Design. Mit MRDIMMs sind Geschwindigkeiten von bis zu 12800 MT/s möglich, Standard-DDR5 erreicht bis zu 8000 MT/s und eine maximale Speicherbandbreite von 1,6 TB/s. Für I/O bietet der Chip 128 PCIe Gen 6-Lanes und unterstützt CXL 3.0, was für speicher- und netzwerkintensive Szenarien ausreichend Kapazität bietet. Zusätzlich werden die neue Advanced Performance Extensions (APX) und verbesserte Advanced Matrix Extensions (AMX) eingeführt, um AI-Inferenz und Matrixberechnungen zu beschleunigen.

Beachtenswert ist, dass Diamond Rapids kein Hyper-Threading (SMT) unterstützt, diese Funktion aber mit dem Nachfolgeprodukt Coral Rapids zurückkehren wird. Das System verwendet ein LGA 9324-Gehäuse mit einer maximalen TDP von bis zu 650 W.

Im Produktplan folgt nach Diamond Rapids der Coral Rapids-Prozessor, der voraussichtlich Mitte 2028 erscheint. Dieser wird SMT-Unterstützung wieder einführen und eine 8-Kanal-Speicherplattform verwenden. Laut Pat Gelsinger könnte der Zeitplan dieser Produktlinie aufgrund der steigenden Anforderungen von AI Agent-Arbeitslasten vorgezogen werden. Bemerkenswert ist, dass Intel ursprünglich eine 8-Kanal-Version von Diamond Rapids plante, diese aber letztlich zugunsten der 16-Kanal-Version aufgab.

In Bezug auf Partnerschaften arbeitet Intel maßgeschneidert mit Nvidia zusammen: Ein Custom-x86-SKU mit NVLink-Schnittstelle ist aktuell in Entwicklung und soll direkt an Nvidia ausgeliefert werden. Das bedeutet, dass die Xeon-Architektur Teil von Nvidias CPU-Diversifizierungsstrategie wird und Intel künftig im Datenzentrum-CPU-Markt direkt gegen Nvidia Vera und AMD Venice antritt.

Intels Kernstrategie basiert auf der Annahme, dass das AI Agent-Zeitalter den Stellenwert von Universal-Prozessoren in AI-Infrastrukturen erneut steigert und damit dem Xeon-Segment größere Marktchancen eröffnet. Ob diese Annahme aufgeht, wird wesentlich vom Produktionszeitplan und der tatsächlichen Auslieferungsleistung von Diamond Rapids abhängen.